CPU 指令管線化（Pipeline）的主要設計目的為下列何者？
A可以直接提高 CPU 時脈速度
B縮短單一指令的執行延遲
C實現多個指令在不同階段重疊執行正確答案
D將單核心處理器虛擬化為多核心
答案與詳解
為什麼答案是 C
正解。管線化將指令執行拆成 IF→ID→EX→MEM→WB 等階段，讓多條指令在不同階段重疊執行，如同工廠流水線，大幅提升 CPU 吞吐量。
考點：時脈 vs 管線考點：延遲 vs 吞吐量考點：指令重疊執行考點：超執行緒混淆
載入中…
正解。管線化將指令執行拆成 IF→ID→EX→MEM→WB 等階段，讓多條指令在不同階段重疊執行，如同工廠流水線，大幅提升 CPU 吞吐量。
