關於快取記憶體（Cache）架構設計的敘述，下列何者錯誤？
A增加快取記憶體的整體容量可減少容量錯失（Capacity Miss）
B增加快取記憶體的關聯度（Associativity）可減少衝突錯失（Conflict Miss）
C增加快取記憶體的區塊容量（Block Size）可減少錯失懲罰（Miss Penalty）正確答案
D使用多層快取記憶體可減少整體錯失率（Miss Rate）
答案與詳解
為什麼答案是 C
區塊容量變大，每次發生錯失時需要從主記憶體搬運更多資料，傳輸時間變長，因此會「增加」而非減少錯失懲罰。本選項敘述錯誤，為本題正解。
載入中…
