當具有工作階層平行性（task-level parallelism）的平行程式於多處理器系統上執行時，下列何種指令或是機制出現的頻率增加時，並不會嚴重限制該平行程式的執行效能？
A鎖與解鎖（lock/unlock）
B不可切分的更新（atomic updates）
C柵欄指令（barrier instructions）
D算術指令（arithmetic instructions）正確答案
答案與詳解
為什麼答案是 D
算術指令（加減乘除）由各處理器於自己的 ALU 獨立執行，不需跨處理器溝通或同步，頻率增加不會造成等待，反而是平行程式希望越多越好的部分。
考點：互斥鎖考點：原子操作考點：柵欄同步考點：獨立運算
載入中…
