開始你的上榜之旅

共 3 類科共用卷

普考-電子工程普考-電信工程普考-工業行政

計算機概要107 年第 2 題單選題

下列計算機語言中，何者可用於合成（Synthesize）數位電路？

AC++

BJava

CVerilog正確答案

DPython

答案與詳解

C

正確答案

Verilog 是硬體描述語言（HDL），可用於合成數位電路；其他三者皆為一般軟體程式語言。

逐選項解析

AC++✕ 錯誤

C++ 是通用型高階物件導向語言，用於開發應用軟體、系統程式，無法被合成工具轉成邏輯閘電路。

BJava✕ 錯誤

Java 是跨平台軟體語言，執行於 JVM 之上，屬於軟體開發語言，與硬體電路合成無關。

CVerilog✓ 正確

DPython✕ 錯誤

登入查看完整解析

立即註冊,看完整詳解

這題的完整詳解,註冊就能看 · 每天 2 題免費

精選詳解

完整逐選項解析
秒殺解題技巧與破題關鍵
關鍵知識表整理
陷阱與易錯提醒
同考點歷屆題庫連續刷題與錯題本

立即註冊觀看完整詳解已有帳號?登入

接著練習整份考卷查看 107 年普考-電子工程《計算機概要》完整試題與解答

計算機概要相關題目

下列何者屬於邏輯式設計方式的語言？

計算機概要 · 114 年 · 第 22 題

下列關於硬體描述語言（Hardware Description Language…

計算機概要 · 105 年 · 第 8 題

某嵌入式處理器僅具有加法器（adder）與移位器（shifter），而不具備乘法…

計算機概要 · 106 年 · 第 12 題

對一個空堆疊（empty stack）S 及一個空佇列（empty queue）…

計算機概要 · 105 年 · 第 16 題

想練更多計算機概要考古題？

Examly 收錄 50 萬＋道歷屆題目，每題都有像這樣的精選詳解。免費下載，立即開練。

Download on theApp Store GET IT ONGoogle Play

Examly