如圖所示 JFET 電路，電晶體工作於夾止飽和區，VP = -3 V，IDSS = 18 mA，VGS = -2 V，VDS 為何？

【114 初考-電子工程】電子學大意第7題：如圖所示 JFET 電路，電晶體工作於夾止飽… 答案與詳解

B

正確答案

JFET自偏壓電路，已知VGS=-2V，用Shockley方程式求ID，再由克希荷夫電壓定律求VDS≈9.2V

為什麼答案是 B

步驟1：由Shockley方程式ID = 18mA×(1-(-2)/(-3))² = 18mA×(1/3)² = 2mA。步驟2：VGS = -ID×RS → RS = 2V/2mA = 1kΩ。步驟3：VDS = VDD - ID(RD+RS) = 15 - 2mA×(1.9k+1k) = 15 - 5.8 = 9.2V。

載入中…

電子學大意相關題目

有關JFET之操作特性，下列敘述何者錯誤？

電子學大意 · 112 年 · 第 27 題

如圖所示 JFET 電路，臨界電壓為-1 V，下列何者可使電晶體工作於歐姆區？

電子學大意 · 112 年 · 第 7 題

使用一接面場效電晶體設計如圖電路，此電晶體的 $I_{DSS} = 9 \, m…

電子學大意 · 114 年 · 第 26 題

某一 n 通道 JFET 採自給偏壓，已知閘源極直流電壓 VGS=5 V 且源極…

電子學大意 · 113 年 · 第 9 題

如圖所示 JFET 電路，電晶體工作於夾止飽和區， $V_{P} = - 3 V$ ， $I_{D S S} = 18 mA$ ， $V_{GS} = - 2 V$ ， $V_{D S}$ 為何？

為什麼答案是 B

電子學大意相關題目

想練更多電子學大意考古題？

如圖所示 JFET 電路，電晶體工作於夾止飽和區，VP​=−3 V，IDSS​=18 mA，VGS​=−2 V，VDS​ 為何？

為什麼答案是 B

電子學大意 相關題目

想練更多電子學大意考古題？

如圖所示 JFET 電路，電晶體工作於夾止飽和區， $V_{P} = - 3 V$ ， $I_{D S S} = 18 mA$ ， $V_{GS} = - 2 V$ ， $V_{D S}$ 為何？

電子學大意相關題目