如圖所示之電路，其邏輯函數為下列何者？
AA + B
BA + B
CA · B
DA · B正確答案
答案與詳解
為什麼答案是 D
圖中上方兩個PMOS以並聯方式連接VDD(pull-up network)，下方兩個NMOS以串聯方式連接GND(pull-down network)，正是CMOS NAND閘的標準結構，輸出 Vo = NOT(A·B) = A̅·B̅
考點：CMOS OR邏輯考點：CMOS NOR邏輯考點：CMOS AND邏輯考點：CMOS NAND邏輯
載入中…
圖中上方兩個PMOS以並聯方式連接VDD(pull-up network)，下方兩個NMOS以串聯方式連接GND(pull-down network)，正是CMOS NAND閘的標準結構，輸出 Vo = NOT(A·B) = A̅·B̅
