五等-電子工程電子學大意110 年第 4 題單選題
下圖是一矽場效電晶體（Si FET）元件的剖面結構，各層使用不同材料，圖中僅標示某假想製程厚度，此電晶體的臨界電壓（threshold voltage）的絕對值為 $|V_{th}| = 0.5 V \circ V_{D1} = 2 V, V_{D2} = -2 V, V_{D} = 2 V, V_{E} = -2 V$ 。試由此結構剖面判斷此電晶體的汲極（Drain）是那一個接點？
AVD1 接點正確答案
BVD2 接點
CVD 接點
DVE 接點
A正確答案
由剖面圖判斷FET汲極：VD1接點連接左側n⁺區，在給定偏壓條件下為汲極端，VD2為源極，VD為閘極，VE為基板背閘極。
為什麼答案是 A
由圖可見VD1接點連接左側n⁺（B層）區域。對NMOS而言，汲極為電位較高的n⁺端。VD1=+2V > VD2=-2V，故VD1端為汲極。左側n⁺區域在正偏壓下扮演吸收通道中多數載子（電子）流出的角色，符合汲極定義。
載入中…
完整詳解
Pro · 無限重點 由剖面圖判斷FET汲極：VD1接點連接左側n⁺區，在給定偏壓條件下為汲極端，VD2為源極，VD為閘極，VE為基板背閘極。
MOSFET汲極定義為電位較高的n⁺端（NMOS）。VD1=+2V、VD2=-2V，左側n⁺接點電位較高→汲極為VD1。
逐選項分析
A✓ 正確
由圖可見VD1接點連接左側n⁺（B層）區域。對NMOS而言，汲極為電位較高的n⁺端。VD1=+2V > VD2=-2V，故VD1端為汲極。左側n⁺區域在正偏壓下扮演吸收通道中多數載子（電子）流出的角色，符合汲極定義。
B✕ 陷阱
VD2接點連接右側n⁺區域，VD2=-2V為電位較低端。對NMOS而言，電位較低的n⁺端為源極（Source），電子從源極流入通道，因此VD2為源極而非汲極。此選項易混淆汲極與源極定義。
C✕
VD接點位於元件頂部中央，由圖可見其下方為D層（0.5μm）與C層（0.01μm閘氧化層）結構，C層極薄（0.01μm）為閘極氧化層，VD接點為閘極（Gate），VD=+2V用於控制通道形成，不是汲極。
D✕
VE接點位於元件底部，連接E層（0.8μm）及最底部的p⁻ A層（400μm）基板。VE=-2V，此為基板（Substrate/Body）端或背閘極接點，用於提供基板偏壓，非汲極。
Si FET剖面各接點對應功能
| 接點 | 電壓值 | 對應結構層 | 功能 |
|---|
| VD1 | +2V | 左側n⁺（B層） | 汲極（Drain）✓ |
| VD2 | -2V | 右側n⁺（B層） | 源極（Source） |
| VD | +2V | D層+C層（閘氧化層0.01μm） | 閘極（Gate） |
| VE | -2V | E層+p⁻ A層（基板400μm） | 基板/Body端 |
本題最大陷阱：VD接點名稱含「D」字母，考生可能誤以為VD就是Drain（汲極），但VD實為閘極（Gate），其下方C層僅0.01μm為閘極氧化層特徵。判斷汲極應依n⁺端電位高低，而非接點符號名稱。VD1電位最高且連接n⁺，才是真正汲極。 
