Examly題庫立即開始練習
警察鐵路電子學大意10625單選題

CMOS 場效電晶體的輸出端通常會連接由 MOSFET 所組成的邏輯電路,其中可能造成 CMOS 輸出響應的傳輸延遲(propagation delay)主要受到 MOSFET 內部那個因素影響?

A輸出電阻
B輸入電阻
C輸出電容
D輸入電容正確答案
答案與詳解
D
正確答案
CMOS 驅動下一級 MOSFET 時,主要負載是下一級的閘極輸入電容,充放電時間決定傳輸延遲。

為什麼答案是 D

下一級 MOSFET 的閘極輸入電容(Cgs + Cgd,含 Miller 效應)是主要負載電容,CMOS 需對其充放電,τ = RC 決定傳輸延遲 tpd。

考點:輸出電阻考點:閘極輸入電阻考點:輸出電容陷阱考點:閘極輸入電容
載入中…

電子學大意 相關題目

想練更多電子學大意考古題?

Examly 收錄 38 萬+ 道歷屆題目,每題都有像這樣的精選詳解。免費下載,立即開練。

Download on theApp Store即將推出Google Play
黑皮