圖示電路中場效電晶體 FET 之 $V_T = -0.5 \, \text{V}$ 、 $\mu_p C_{ox}(W/L) = 2 \, \text{mA/V}^2$ ，欲此電晶體工作在飽和區（Saturation Region），電壓 $v_G$ 應如何？

鐵路人員考試高員三級-電子工程電子學大意104 年第 22 題單選題

圖示電路中場效電晶體 FET 之 $V_{T} = - 0.5$ V 、 $μ_{p} C_{o x} (W / L) = 2$ mA/V $^{2}$ ，欲此電晶體工作在飽和區（Saturation Region），電壓 $v_{G}$ 應如何？

0.5

\leq v_{G} \leq 3.5

1.5

\leq v_{G} \leq 3.5

0.5

\leq v_{G} \leq 2.5

V正確答案

1.5

\leq v_{G} \leq 2.5

答案與詳解

正確答案

PMOS電路，源極在上(+3V)，汲極在下(+1V)，需同時滿足導通條件與飽和區條件，推導出 0.5V ≤ vG ≤ 2.5V。

為什麼答案是 C

圖中源極(S)接+3V，汲極(D)接+1V，VT=-0.5V。導通條件：vGS < VT → vG - 3 < -0.5 → vG < 2.5V。飽和條件：vGD ≤ VT → vG - 1 ≤ -0.5 → vG ≤ 0.5V？此為三極體界限，應用vDS ≤ vGS - VT → (1-3) ≤ (vG-3)-(-0.5) → -2 ≤ vG-2.5 → vG ≥ 0.5V。兩條件合併：0.5V ≤ vG ≤ 2.5V，正確答案。

載入中…

條件名稱	公式（PMOS）	代入數值	結論
導通條件	vGS < VT	vG - 3 < -0.5	vG < 2.5V（上限）
飽和區條件（不進入線性區）	\|vDS\| ≥ \|vGS - VT\| 即 vGD ≤ VT	vG-1 ≤ -0.5 → vG ≤ 0.5V？否，正確式：vDS ≤ vGS-VT → -2 ≤ vG-2.5 → vG ≥ 0.5V	vG ≥ 0.5V（下限）
合併結果	0.5V ≤ vG ≤ 2.5V	—	選C