初考-電子工程電子學大意104 年第 13 題單選題
下圖為一個 CMOS 邏輯電路，請問輸出 F 為何？
AF = AB + AB
BF = A + B × AB正確答案
CF = AB
DF = A + B
B正確答案
此CMOS電路上半部PMOS實現NAND結構,下半部NMOS實現特殊組合,輸出F = (A+B)·(AB)化簡相關函數,對應選項B。
為什麼答案是 B
正確。F = A + B·(AB) 反映CMOS中PMOS上拉路徑(A單獨或B與AB組合導通)的邏輯。
載入中…
完整詳解
Pro · 無限重點 此CMOS電路上半部PMOS實現NAND結構,下半部NMOS實現特殊組合,輸出F = (A+B)·(AB)化簡相關函數,對應選項B。
1. 觀察PMOS網路(上拉):決定F=1的條件
2. 觀察NMOS網路(下拉):決定F=0的條件
3. 由CMOS對偶性,PMOS並聯對應NMOS串聯
4. 上半部PMOS串並聯產生 (A+B) 結構,下半部NMOS產生 AB 結構
5. 綜合得 F = A + B·(AB) 結構,化簡對應官方答案B
逐選項分析
A✕
AB+AB = AB,過於簡化,未反映電路中A+B的並聯PMOS結構。
B✓ 正確
正確。F = A + B·(AB) 反映CMOS中PMOS上拉路徑(A單獨或B與AB組合導通)的邏輯。
C✕
F=AB為單純NAND輸出,無法解釋電路中額外的A單獨上拉路徑。
D✕
F=A+B為OR閘,忽略了電路中AB串聯的部分,結構不符。
知識整理
| 重點 |
|---|
| CMOS設計原則: |
| - PMOS網路(上拉)→ 決定F=1 |
| - NMOS網路(下拉)→ 決定F=0 |
| - PMOS與NMOS互為對偶(串↔並) |
| - PMOS並聯=OR;PMOS串聯=AND |
| - NMOS並聯=OR;NMOS串聯=AND |
| - 輸出F為下拉條件取補 |
勿只看單一NAND或NOR形式判讀,需完整分析串並聯結構;PMOS低電位導通,NMOS高電位導通。 
