如圖所示為一個理想 CMOS 開關電路，若輸入電壓 Vi 為負電壓（包含 0 伏特）時，則輸出電壓 Vo 應為多少伏特？

Vi為負壓或0V時，PMOS閘極電壓遠低於源極(VDD)，|VGS_P|很大，PMOS完全導通；NMOS閘極電壓≤0，低於臨界電壓Vtn，NMOS截止。輸出Vo透過導通的PMOS拉至VDD，為理想開關故無壓降。