如右圖之MOSFET電路架構，A、B為輸入，Vout 為輸出，若希望輸出得到高電位(VDD)，試問A、B輸入應為何？
A0、0正確答案
B0、VDD
CVDD、0
DVDD、VDD
答案與詳解
為什麼答案是 A
A=0、B=0時，Q1與Q2（PMOS）的Vgs均為負值，兩者皆導通，Vout拉至VDD；Q3與Q4（NMOS）串聯且閘極為低，皆截止，無下拉路徑，輸出為高電位VDD。
考點：NAND閘輸出高考點：PMOS截止條件考點：NMOS串聯邏輯考點：NAND唯一輸出低
載入中…
A=0、B=0時，Q1與Q2（PMOS）的Vgs均為負值，兩者皆導通，Vout拉至VDD；Q3與Q4（NMOS）串聯且閘極為低，皆截止，無下拉路徑，輸出為高電位VDD。
