Examly題庫立即開始練習
警察鐵路電子學大意1096單選題

如圖,CMOS 場效電晶體的輸入端 vI 接 VDD 時,其輸出端 vo 是處於下列何種狀態?

題目附圖
A上拉(pull-up)至 VDD
B下拉(pull-down)至地正確答案
CVDD/2
DQP 與 QN 皆關閉,輸出浮接
答案與詳解
B
正確答案
CMOS反相器輸入接VDD時,NMOS導通、PMOS截止,輸出被下拉至GND(邏輯0)。

為什麼答案是 B

圖中為CMOS反相器:vI=VDD時,QN(NMOS,閘極接vI)的Vgs=VDD>Vth,QN導通;QP(PMOS,閘極接vI)的Vsg=0<|Vtp|,QP截止。vo透過QN被下拉(pull-down)至GND。

考點:PMOS導通條件考點:CMOS反相器邏輯操作考點:CMOS靜態輸出特性考點:CMOS互補特性
載入中…

電子學大意 相關題目

想練更多電子學大意考古題?

Examly 收錄 38 萬+ 道歷屆題目,每題都有像這樣的精選詳解。免費下載,立即開練。

Download on theApp Store即將推出Google Play
黑皮