如【圖 10】所示之 FET 邏輯電路，輸出 Y 與下列何者邏輯運算結果相符?
AAB+CD
BAC+BD
CAB̄+C̄D正確答案
DAC̄+BD̄
答案與詳解
為什麼答案是 C
左路A、B̄串聯→AB̄；右路C̄、D串聯→C̄D；兩路並聯（OR）構成下拉網路，輸出 Y = AB̄ + C̄D，完全符合圖示閘極接線。
考點：忽略反相輸入考點：輸入配對混淆考點：NMOS串並聯邏輯考點：反相輸入位置錯置
載入中…
左路A、B̄串聯→AB̄；右路C̄、D串聯→C̄D；兩路並聯（OR）構成下拉網路，輸出 Y = AB̄ + C̄D，完全符合圖示閘極接線。
