有一矽雙極性接面電晶體（Si-BJT）電路及輸入接腳 VI 1、VI 2的電壓波形如下所示，$V_{CC}$= 5 V，$R_1$=$R_2$= 1 k$\Omega$，$R_3$= $R_4$= 100 $\Omega$，$C_L$= 5 $\mu$F，電晶體電流增益 ${\beta }_{Q1}$=${\beta }_{Q2}$= 100。試研判輸出接腳 VO 在高準位輸出（VO@HI）時最可能的工作電壓。

高準位時VI1≈5V、VI2≈0V。Q2基極電流IB≈(5V-0.7V)/R4=4.3V/100Ω=43mA，若β=100則IC_sat可能使Q2飽和。飽和時VCE(sat)≈0.2V，VO=VCC-IC×R2，IC=(VCC-VCE_sat)/R2=(5-0.2)/1k=4.8mA，R2壓降=4.8V，故VO≈0.2V+…實際上VO=VCE(sat)+Vnode；更精確：VO節點為Q2集極與Q1集極共節點接R2到VCC及R1到GND，高準位Q1截止(Q1 collector開路)，Q2導通，VO=VCC - IC_Q2×R2。IB_Q2=(VI1-VBE)/R4=(5-0.7)/100=43mA，β×IB=4300mA遠超飽和限制，Q2進入飽和區，VCE(sat)≈0.2V，VO=VCE(sat)=0.2V，遠低於4.3V，故選D。