有關如何有效降低增強型 NMOS 電晶體的 VT (Threshold Voltage)值，下列敘述何者正確？
A降低基體(Substrate)的濃度(NA)正確答案
B降低源極(Source)區域的濃度(ND)
C降低汲極(Drain)區域的濃度(ND)
D降低閘極(Gate)區域的 εox / tox（εox：矽氧化層的電容介電係數；tox：矽氧化層的厚度）
答案與詳解
為什麼答案是 A
增強型NMOS的VT≈VFB + 2φF + |Qd|/Cox，其中φF=(kT/q)ln(NA/ni)，耗盡層電荷Qd∝√(NA)。降低基體NA可同時減小φF與Qd，顯著降低VT。
考點：VT與NA關係考點：Source摻雜無關VT考點：Drain摻雜無關VT考點：Cox方向判斷
載入中…
