如何有效降低增強型 NMOS 電晶體的 Threshold Voltage 電壓值 VT，下列敘述何者正確？
A降低基體(Substrate)的濃度(NA)正確答案
B降低源極(Source)區域的濃度(ND)
C降低汲極(Drain)區域的濃度(ND)
D降低閘極(Gate)區域的 ε/tox（ε：矽氧化層的 permittivity；tox：矽氧化層厚度）
答案與詳解
逐選項解析
A降低基體(Substrate)的濃度(NA)VT與NA正相關✓ 正確
VT = VFB + 2φF + QB/Cox，其中 φF = (kT/q)ln(NA/ni)，QB = √(2εs·q·NA·2φF)，NA 降低則 φF 與 QB 均降低，VT 因此下降，敘述正確。
B降低源極(Source)區域的濃度(ND)源極濃度與VT無關✕ 易錯陷阱
源極(Source)摻雜濃度 ND 決定 n+ 源極特性，影響的是歐姆接觸與電流驅動能力，並非 VT 的決定因素；降低 ND 不會有效降低 VT。
C降低汲極(Drain)區域的濃度(ND)✕ 易錯陷阱
D降低閘極(Gate)區域的 ε/tox（ε：矽氧化層的 permittivity；tox：矽氧化層厚度）✕ 易錯陷阱
立即註冊,看完整詳解
這題的完整詳解,註冊就能看 · 每天 2 題免費
- 完整逐選項解析
- 秒殺解題技巧與破題關鍵
- 關鍵知識表整理
- 陷阱與易錯提醒
- 同考點歷屆題庫連續刷題與錯題本
立即註冊觀看完整詳解 已有帳號?登入
