Examly題庫立即開始練習
國營聯招 儀電電路學、電子學10542單選題

如何有效降低增強型 NMOS 電晶體的 Threshold Voltage 電壓值 VT,下列敘述何者正確?

A降低基體(Substrate)的濃度(NA)正確答案
B降低源極(Source)區域的濃度(ND)
C降低汲極(Drain)區域的濃度(ND)
D降低閘極(Gate)區域的 ε/tox(ε:矽氧化層的 permittivity;tox:矽氧化層厚度)
答案與詳解
A
正確答案
增強型NMOS的臨界電壓VT與基體濃度NA正相關,降低NA即可有效降低VT。

為什麼答案是 A

VT = VFB + 2φF + QB/Cox,其中 φF = (kT/q)ln(NA/ni),QB = √(2εs·q·NA·2φF),NA 降低則 φF 與 QB 均降低,VT 因此下降,敘述正確。

考點:VT與NA正相關考點:源極濃度與VT無關考點:汲極濃度與VT無關考點:降低Cox反使VT上升
載入中…

想練更多電路學、電子學考古題?

Examly 收錄 38 萬+ 道歷屆題目,每題都有像這樣的精選詳解。免費下載,立即開練。

Download on theApp Store即將推出Google Play
黑皮